Memory Controller IP Core für DDR2 SDRAM

Block Diagramm
Überblick
Features
Datenblatt

Die Vorteile von DDR2 SDRAM im Vergleich zu DDR1

Ein wesentliches Merkmal von DDR2 SDRAMs ist die höhere Datenrate und die geringere Leistungsaufnahme bei einer Versorgungsspannung von 1.8V. Die dynamische On-Device Terminierung (ODT) verbessert die Signal-Integrität in Systemen mit DDR2 DIMMs oder mehreren DDR2 SDRAMs an einem Datenbus. Das Ergebnis ist eine wesentlich höhere Datenrate bei geringerer Verlustleistung durch die Signal-Terminierung. Neu ist ebenfalls die Einführung einer Additiven CAS-Latenz, wodurch sich die Datenrate bei höheren Taktraten effizient verbessern lässt.

Block Diagramm

Überblick

Der DDR2 SDRAM Controller LP ist ein leistungsfähiger und weitgehend konfigurierbarer Memory Controller, der der Anwender-Applikation die hohe Leistung von DDR2 SDRAM an einem oder auch optional an mehreren User-Ports auf einfachste Weise bereitstellt. Die erprobte und flexible Architektur des Memory Controllers enthält eine leistungsfähige Timing State Machine, die alle Timing Anforderungen des Speichers überwacht und darüber hinaus fortgeschrittene Techniken zur Optimierung von Latenzzeiten und Datendurchsatz einsetzt.

Der Memory Controller verfügt über eine Kommando-Queue und ein Bank Management Modul, so dass die Wartezeiten der internen Ausführungs-Pipeline minimiert werden und eine kontinuierliche Ausführung von Schreib- und Leseanforderungen ermöglicht wird. Daneben werden auch die notwendigen Low-Level Aufgaben wie der periodische Refresh und die Initialisierung der Speicher transparent zur User-Applikation vom Memory Controller durchgeführt.

Features

• Hoch performanter Zugriff auf DDR2 SDRAM Speicher
• alle Zugriffs- und Timing-Parameter konfigurierbar
• Kommando Queue für hohen Datendurchsatz durch Befehls-Pipelining
• Optimierte Durchführung von SDRAM Transaktionen (frühes Activate und verstecktes Precharge)
• Verwaltung von allen 4 oder 8 internen Bänken
• optionales Multi-Port User-Interface
• Unterstützung für Self-Refresh und Power-Down Mode (nur LP)
• automatischer Power-Down während Idle-Zeiten (nur LP)
• Unterstützt 2T Taktschema (nur LP)
• Nutzt ChipSync™ Technologie in Virtex-5 und Virtex-4 FPGAs
• Unterstützt DDR2 SDRAMs von 256 Mbit bis 4 Gbit
• verfügbar unter den Bedingungen der Xilinx SignOnce Lizenz

Anwendungen

• Bildverarbeitung in Industrie, Medizin und Aerospace
• Konsumerprodukte im Umfeld von SDTV und HDTV
• Infrastruktur für Video Broadcasting und Netzwerke
• Messgeräte für Kommunikationstechnik
• Industrieautomation und -steuerung

Datenblatt

 DDR2 SDRAM Controller LP für Xilinx FPGAs
 DDR2 SDRAM Controller XS für Xilinx FPGAs